

Opdracht 3: Timing model in VHDL: het verschil tussen parallelle- en sequentiële constructies.

Simuleer EXOR1: Dataflow beschrijving van parallelle signaaltoewijzingen.

Vraag1) Waardoor ontstaat de spike in het timingdiagram van het uitgangssignaal f?

De spike ontstaat doordat in de gegeven situatie het uitgangssignaal via twee paden bepaald wordt. In het ene pad zitten twee poorten en het andere pad drie poorten. De looptijden verschillen waardoor de uitgang tussen waarden kan vertonen.

Simuleer EXOR2: Dataflow beschrijving met een enkele AFTER-clausule op het uitgangssignaal f.

Vraag2) Waarom is de spike in het timingdiagram niet zichtbaar meer?

In dit geval zijn de looptijden in de simulatie per poort nul waardoor het verschil voor een ongelijk aantal poorten in totale looptijd van het pad niet meer zichtbaar is.

Simuleer EXOR3: Sequentiële beschrijving van signaaltoewijzingen binnen een PROCESS.

Vraag3) Verklaar het verschil in timingdiagram van EXOR1.

Binnen dit proces bestaan afhankelijke signaaltoewijzingen (*na van a, nb van b, x van na en b, etc.*). Alle signalen die veranderen en die niet op de sensitivitylist staan van het PROCESS-statement kunnen het proces niet triggeren. Deze geven hun waarde pas door als het PROCESS-statement door een signaal wordt getriggerd dat wel op de sensitivitylist staat en verandert.

Simuleer EXOR4: Sequentiële beschrijving met variabelen.

Vraag4) Leg uit waarom a, b en f signalen zijn en geen variabelen.

Variabelen zijn alleen te gebruiken intern binnen het PROCESS-statement. Het statement zelf moet zich als een proces gedragen wat betekent dat de ingangen en uitgangen het gedrag van signalen moeten hebben.

Vraag5) De timingdiagrammen van EXOR2 en EXOR4 zijn hetzelfde maar toch komen de resultaten van de simulatie niet overeen. Laat dit zien doorvoor beiden het simulatieresultaat in tabelvorm (zoals voorgedaan in de theorieles) te beschrijven.

Gebruik een kolom cyclus, tijd, getriggerd proces, a, b, na, nb, x, y, en f.

Zie OOK slides les.

Vraag6) Wat betekent het resultaat uit vraag 5 voor de werkelijke tijd in beide gevallen die nodig is om te simuleren?

EXOR2 simuleren kost meer rekentijd dan EXOR4

Simuleer EXOR5: Volgorde toewijzing binnen een sequentiële constructie

Vraag7) Waarom geeft het timingdiagram een onjuist resultaat?

Simuleren vanaf ISE versie 12.2 zie je geen verschil meer!!

De volgorde van de sequentiële statements binnen het PROCESS-statement is hier bepalend voor de werking omdat het om directe toewijzingen gaat: dus VARIABLEN die een hun waarde direct krijgen.

Simuleer EXOR6: Volgordetoewijzing binnen een parallelle constructie.

Vraag8) Welke voorwaarde in de modelvorming zorgt hier voor een juist timingdiagram?

Elke signaaltoewijzing (ook al zijn dit afhankelijke: f is afhankelijk van x en y en die op hun beurt weer van na, nb en ingangen a en b) is een concurrent statement en wordt als een los proces opgevat waarvoor geldt dat elk signaal aan de rechterkant pas een nieuwe waarde aanneemt na een delta delay.

Simuleer EXOR7: Sequentiële beschrijving van signaaltoewijzingen binnen een PROCES met alle ingangssignalen op de sensitivitylist.

Vraag9) Het timingdiagram is hetzelfde als EXOR1 maar het simulatieresultaat is verschillend. Leg uit waarom de EXOR1 beschrijving een voorkeur heeft boven deze EXOR7 beschrijving.

In EXOR7 staan meerdere afhankelijke signaaltoewijzingen binnen het PROCESS-statement. Om de EXOR functie goed te simuleren moeten alle (interne) signalen op de sensitivitylist staan. Dat is een voorwaarde die niet bij de definitie van een proces hoort.

----- EINDE OPDRACHT 3 -----